一、启明星 ZYNQ 的 IO 分配
XC7Z020 芯片有 6 个用户 I/O BANK（比 XC7Z010 多一个 BANK）和最大 253 个用户 I/O ZYNQ 的 IO 口分成了 PL 和 PS 两部分，我们将分别介绍 PL 和 PS 两部分的 IO 分配。
1.1 PL 端的 IO 分配
1.2 PS 端的 IO 分配
==BANK500、BANK501 和 BANK502 分别采用 3.3V、1.8V 和 1.35V 供电。==
二、开发板底板原理图详解
2.1 底板电源
2.2 ZYNQ 启动模式
2.3 有源蜂鸣器
2.4 PL LED
2.5 PS LED
2.6 PL 按键
2.7 PS 按键
2.8 电容触摸按键
2.9 14-Pin JTAG 接口
2.10 USB 串口
2.11 RGB LCD 模块接口
2.12 OLED/摄像头模块接口
2.13 EEPROM
2.14 实时时钟
2.15 ATK 模块接口
2.16 HDMI 接口
2.17 USB 2.0 接口
2.18 Micro SD 卡接口
2.19 IO 扩展口
三、开发板核心板原理图详解
3.1 核心板电源
==ZYNQ 芯片的供电有上电顺序的要求，所以这些电源的产生顺序必须符合 ZYNQ 的上电顺序要求，在 Xilinx 官方手册 DS187== 推 荐 的上 电 顺序为 VCCINT->VCCBRAM->VCCAUX->VCCO，
ZYNQ 芯片的 PS 和 PL 都需要多组电源。如下表所示： 
通过一个独立的电源为 ZYNQ 的 BANK34 供电，方便大家对该 BANK34 的 IO 电平进行修改，原理图如下图所示： 
核心板上还具有一个电源指示灯，其原理图如下图所示： 
它连接到了 3.3V 电源上， 可以通过核心板的电源指示灯来判断核心板供电是否正常。
3.2 ZYNQ 主控芯片
3.3 DDR3 SDRAM 存储器
ZYNQ-7020 核心板板载两片 4Gbit DDR3 内存，芯片型号为 NT5CB256M16EP-DI，总容量为 8Gbit （1GB）； ZYNQ-7010 核心板板载两片 2Gbit DDR3 内存，芯片型号为 NT5CB128M16IP-DI，总容量为 4Gbit （512MB）； DDR3 SDRAM 的最高运行速度可达 533MHz，由于 DDR3 为双倍数据采样，所以数据采样率可以达到 1066Mbps。 它们连接到了 ZYNQ 的 IO BANK502 上，供电电压为 1.35V。下图是 DDR3 与 ZYNQ 之间的连接框图（以 ZYNQ-7020 核心板为例， ZYNQ-7010 核心板 DDR3 存储容量减半）： 
两片内存颗粒共享时钟信号、命令信号和地址总线，数据总线、数据选通信号和数据掩码信号各自分开。每片 DDR3 数据位宽为 16 位，两片 DDR3 的组成 32 位位宽的 DDR3 系统，其最大 IO 时钟频率为533MHz，对应的等效数据传输频率为 1066MHz，两个 DDR3 颗粒提供的最大物理带宽为 1066MHz * 32bit * 0.9 = 30.7Gbit/s，其中 0.9 是 DDR3 刷新造成的性能损失后的参数。这么高的存储带宽使得启明星能够轻松应对各种大内存和高带宽需求场景，比如普通图片存储、摄像头图像数据存储、录音数据存储等。
此外，它们还用来作为 PS 端处理器的运行内存。由于 DDR3 是 PS 部分的存储接口，因此 PL 逻辑需要通过 AXI 接口访问 DDR3。 
DDR3 由于速度高且是双倍速率采样，所以硬件设计时需要严格考虑信号完整性， 核心板在原理图设计、 PCB 布线和 PCB 加工时候就充分考虑了匹配电阻/终端电阻、 走线阻抗控制和走线等长控制，保证 DDR3 的高速稳定的工作
3.4 6-Pin JTAG 接口
与底板的 14-Pin JTAG 接口是一体的，硬件电路是连通的，用于在单独调试核心板时使用 
6Pin 下载口实物图如上图所示，从上到下引脚定义依次 TMS、 TDI、 TDO、 TCK、 GND 和 3.3V。 
3.5 PS 复位按键
连接到了 PS 端的复位逻辑，按下后， PS 端将重新从上电后的状态开始运行。 PS 端复位电路采用了专用复位芯片 HX811T，用于提供稳定可靠、无毛刺的复位信号 
3.6 PL LED
3.7 PS LED
3.8 PL 时钟输入
核心板板载一个 50Mhz 的有源晶振， 为 ZYNQ 的 PL 提供时钟. 晶振输出的 PL_GCLK（50Mhz）连接到 FPGA 的全局时钟(MRCC)，这个全局 GCLK 可以用来给FPGA 用户逻辑提供时钟。 当用户逻辑需要其它频率的时钟时可以通过 PL 内部中的MMCM/PLL倍频或者分频来产生 
3.9 PS 时钟输入
核心板板载一个 33.333Mhz 的有源晶振， 为 ZYNQ 的 PS 提供时钟， PS 端的专用 PLL 会用此时钟来产生 PS 端所需的各种时钟频率 
3.10 PL 配置状态指示灯
PL 配置状态指示灯，连接到了 PL 端的配置完成（ DONE）信号，在 PL 端配置（下载程序）完成之后，该 LED 灯会被点亮。 
3.11 PS 端千兆以太网
核心板板载一颗 PS 端千兆以太网 PHY（物理）芯片，型号为 YT8521S，实现了 10/100/1000M 以太网物理层功能。该 PHY 芯片的引脚连接到了底板上的 RJ45 接口上，能够满足高带宽通信的需求。 YT8521S 连接到了 PS 端的 BANK 501 上面， PHY 和 ZYNQ 芯片的连接框图 
YT8521S 芯片支持 10/100/1000Mbps 网络传输速率， 由通信双方所能达到的最高通信速率决定。 当以太网 PHY 芯片通信速率为 1000Mbps 时，以太网接口时钟频率为 125Mhz， 数据在时钟的上升沿和下降样被采样； 当以太网 PHY 芯片通信速率为 100Mbps 时，以太网接口时钟频率为 25Mhz， 数据在时钟的上升沿被采样； 当以太网 PHY 芯片通信速率为 10Mbps 时，以太网接口时钟频率为 2.5Mhz， 数据在时钟的上升沿被采样。
3.12 QSPI FLASH
核心板板载一颗 QSPI Flash 芯片， 型号为 W25Q256，存储容量为 256Mbit（32M 字节） ， 采用 QSPI协议和 FPGA 进行通信。QSPI Flash 可用于存储 ZYNQ 芯片的启动镜像数据，包括 PS 端的程序镜像和 PL端的配置镜像，以保证 ZYNQ 在重新上电后仍能继续工作。 QSPI 连接到了 BANK500 上面 
QSPI_D2 和 QSPI_D3 也作为 ZYNQ 启动方式的引脚选择
3.13 eMMC
eMMC 是非易失性 NAND 存储器，俗称电子硬盘，核心板板载的 eMMC 芯片型号为KLM8G1GETF，存储容量为 8GB，能够满足 PS 端大容量非易失性的存储需求，如存储 ARM 的应用程序、系统文件以及其它的用户数据文件。 
四、开发板使用注意事项
注意事项
由于 ZYNQ 芯片工作电流较大，而 USB 供电电流最大 500mA， 所以使用 USB 串口进行供电可能会供电不足， ==建议使用配套的电源适配器供电==
当你想使用某个 IO 口用作其他用处的时候，请先看看开发板的原理图，该 IO 口是否有连接在开发板的某个外设上，如果有，该外设的这个信号是否会对你的使用造成干扰，先确定无干扰，再使用这个 IO。
开发板上需要连接跳帽的地方比较多，大家在使用某个功能的时候，要先查查实现这个功能是否需要连接跳帽，以免浪费时间。
当液晶显示白屏的时候，请先检查液晶模块是否插好（拔下来重新插试试），如果还不行，可以通过串口看看 LCD ID 是否正常，再做进一步的分析。
五、ZYNQ 的学习方法
FPGA部分及verilog PS部分及C语言
贡献者
dz13718198068